• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種能降低鄰近字元線影響之半導體元件，包含有：一基底；一第一字元線，設於該基底中，以及一汲極源/極摻雜區，設於該第一字元線兩側之該基底中，其中該第一字元線包含有：一第一閘極溝渠，設於該基底中；一第一閘極電極，設於該第一閘極溝渠內；一第一閘極介電層，設於該第一閘極電極與該基底之間；以及至少一第一電荷捕捉層，靠近該第一閘極電極。
    公开号:TW201324690A
    申请号:TW101103035
    申请日:2012-01-31
    公开日:2013-06-16
    发明作者:Shian-Jyh Lin
    申请人:Nanya Technology Corp；
    IPC主号:H01L29-00
    专利说明:
    能降低鄰近字元線或鄰近電晶體影響之半導體元件及其製作方法
    本發明大體上與一種半導體元件有關，更特定言之，其係關於一種能夠減少鄰近元件的影響的半導體裝置。
    場效電晶體等存取電晶體會用在如動態隨機存取記憶體(DRAM)單元等的記憶體結構中。存取電晶體可控制那些用來儲存電荷的電容，此電荷亦即代表了記憶體單元中內含的資訊。
    在DRAM陣列結構中，一條字元線(word line)會與多個電晶體閘極耦接，而一條位元線(bit line)則會與多個電晶體汲極耦接。在DRAM陣列的運作期間，位在所選字元線與位元線交接處的的存取電晶體會被開啟(ON)，以存取DRAM陣列中的DRAM單元。
    目前的DRAM單元尺寸越作越小，以降低製作成本並增加其運作速度。然而，隨著元件尺寸的縮減，DRAM陣列中的字元線彼此之間距離越來越近。在此狀況下，當一電晶體閘極開啟時，其通常會影響到鄰近電晶體閘極的功能運作。
    有鑑於此，本發明之目的即在於提供一種可減少鄰近字元線或鄰近電晶體影響的半導體元件，以解決上述習知技術中的問題。
    根據本發明一態樣，其中提供了一種可減少鄰近字元線影響的半導體元件。該半導體元件包含：一基底、一設在該基底中的第一字元線、一設在該第一字元線兩側基底中的源極/汲極摻雜區域。該第一字元線包含：一設在該基底中的第一閘極溝渠、一設在該第一閘極溝渠中的第一閘極電極、一設在該第一閘極電極與該基底間的第一閘極介電層、以及至少一鄰近該閘極電極的第一電荷捕捉介電層，其中該第一電荷捕捉介電層包含二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層(germanium nanocrystal layer)、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中的x、y、q及z為整數。
    根據本發明另一態樣，其中提供了一種能夠減少鄰近電晶體影響的半導體元件，其包含：一基底、一設在該基底上的電晶體。該電晶體包含：一設在該基底上的第一閘極電極、一設在該第一閘極電極與該基底之間的第一閘極介電層、以及至少一鄰近該第一閘極電極的第一電荷捕捉介電層，其中該第一電荷捕捉介電層包含二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層(germanium nanocrystal layer)、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中的x、y、q及z為整數。
    根據本發明另一態樣，其中提供了一種能夠減少鄰近元件影響的半導體元件，其包含：一基底、一設在該基底中的淺溝渠、以及一填入該淺溝渠中的電荷捕捉介電層，其中該電荷捕捉介電層包含二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層(germanium nanocrystal layer)、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中的x、y、q及z為整數。
    本發明的這類目的與其他目的將可在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後變得更為顯見。
    下文說明中將會提出許多特定的細節特徵俾使閱者能對本發明有通盤性的瞭解，為了避免模糊本發明之焦點，本文中將不會詳細揭露一些已習知的系統設置或是製程步驟。
    同樣地，說明書中表示本發明裝置實施例的諸多圖示係為概圖性質，其並未按照實際比例繪製。在特殊情況下，其中的某些元件或部位的尺寸為清楚呈現之故將會予以誇示。再者，為清楚及簡單的說明或描述之故，在文中所揭露諸多具有某些共同特徵的實施例中，相同或相似的特徵一般會以相同的元件符號來描述。
    第1圖至第4圖示意性地描繪出根據本發明一第一實施例中一種能降低鄰近字元線影響之半導體元件的製作方法。
    如第1圖所示，首先提供一基底10。接著，一淺溝渠12會形成在基底10中。之後，形成一襯裡層14在淺溝渠12的內側壁上。接著形成一隔離(材質)層16來填滿淺溝渠12。如此，即完成一淺溝渠隔離結構(STI)18之製作。隔離層16可為一單一材質層或一複合材質層。上述複合材質層會由多種不同的材質層所構成。再者，假如前述的隔離層16是一單一材質層，則該隔離層16可能是用一種電荷捕捉介電質來形成，如二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層(germanium nanocrystal layer)、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中的x、y、q及z為整數。上述的有機電荷捕捉材料可為聚α-甲基苯乙烯(Poly(α-methylstyrene))。
    另一方面，假如上述的隔離層16為一複合材質層，該隔離層16將可由至少一電荷捕捉介電質與至少一傳統介電質之組合來形成。該傳統介電質可為氧化矽(SiO2)或氮化矽(Si3N4)。
    根據另一較佳實施例，隔離材質層16亦可能僅由一習知的介電層(如SiO2)所構成。
    第2圖至第4圖將配合下文描述來說明一種製作兩相鄰字元線件的方法。上述兩相鄰字元線適合應用在DRAM領域。如第2圖所示，STI結構18兩側的基底10中形成有兩閘極溝渠20,320。閘極溝渠20,320最好皆與SIT結構18相鄰。兩閘極介電層22,322接著會在相同的製作步驟中分別形成在閘極溝渠20,320的內側壁上。閘極介電層22,322可為SiO2。如第3圖所示，兩閘極電極24,324會分別形成在閘極溝渠20的一下部L1與閘極溝渠320的一下部L2。其後，兩電荷捕捉介電層26,326會分別形成在閘極溝渠20的一上部U1與閘極溝渠320的一上部U2。更特定言之，電荷捕捉介電層26會順應地沿著閘極介電層22及閘極電極24頂部形成，而電荷捕捉介電層326則會順應地沿著閘極介電層322及閘極電極324頂部形成。電荷捕捉介電層26,326可選擇性地分別與閘極電極24,324接觸。在較佳的情況下，電荷捕捉介電層26係與閘極電極24接觸，而電荷捕捉介電層326係與閘極電極324接觸，但並未侷限於此。電荷捕捉介電層26,326皆可為一單一材質層或一複合材質層。
    假如電荷捕捉介電層26是一單一材質層，該電荷捕捉介電層26可使用一種電荷捕捉介電質來形成，如二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中x、y、q及z為整數。上述的有機電荷捕捉材料可為聚α-甲基苯乙烯(Poly(α-methylstyrene))。
    另一方面，假如電荷捕捉介電層26亦可使用至少一電荷捕捉介電質與至少一傳統介電質來形成。該傳統介電質可為氧化矽(SiO2)或氮化矽(Si3N4)或其他介電質。
    同樣地，當電荷捕捉介電層326為一單一材質層時，用來製作電荷捕捉介電層326的材料將可以選自上述用來製作電荷捕捉介電層26的材料中選出。
    假如電荷捕捉介電層26為一複合材質層時，該複合材質層的至少一層結構可以前述的電荷捕捉介電質來形成，而該複合材質層的至少另一層結構可以傳統的SiO2薄膜或Si3N4薄膜來形成。同樣地，當電荷捕捉介電層326為一複合材質層時，製作電荷捕捉介電層326的材料將可從上述用來製作具有複合材質層的電荷捕捉介電層26的材料中選出。儘管第3圖中電荷捕捉介電層26,326是以相同的結構來表示，然而，其非一定皆要以同樣的材質來製作。它們可具有個別的結構。舉例言之，電荷捕捉介電層26可為單一的材質層，而電荷捕捉介電層326可為一複合材質層。
    接下來，閘極溝渠20的上部U1及閘極溝渠320的上部U2會分別形成並填入有一蓋層28與328。蓋層28可為SiO2、Si3N4或任何前述電荷捕捉介電質之結合。於此，便完成了本發明兩相鄰字元線30,330之製作。須注意儘管字元線30,330之間設置有一STI結構18，字元線30,330在本實施例中仍舊是定義為兩相鄰的字元線。
    如第4圖所示，字元線30,330兩側的基底10中會分別形成一源極/汲極摻雜區32,34。於此，便完成了一種能降低鄰近字元線36影響之半導體元件的製作。
    第4圖示意性地描繪出根據本發明一第二較佳實施例中一種能降低鄰近字元線影響的半導體元件。如第4圖所示，一種能降低鄰近字元線影響的半導體元件係包含有一基底10、兩字元線30,330、及兩源極/汲極摻雜區32,34。字元線30,330皆嵌於基底10中，更特定言之，字元線30,330皆為設在基底10中的埋入式結構。兩源極/汲極摻雜區32,34會分別設在字元線30,330的兩側。
    上述的字元線30包含一設在基底10中的閘極溝渠20、一設在閘極溝渠20下部L1的閘極電極24、一設在閘極溝渠20內側壁的閘極介電層22、以及一夾設在閘極電極24與基底10之間的閘極介電層22、一鄰近閘極電極24的電荷捕捉介電層26。更特定言之，電荷捕捉介電層26會設在閘極溝渠20的上部U1內並可選擇性地與閘極電極24接觸，但不侷限於此。視需求的不同，電荷捕捉介電層26亦可能不與閘極電極24接觸。在較佳的情況下，電荷捕捉介電層26會順應地沿閘極介電層22設置在閘極電極24的頂面上或上方。
    字元線330最好與字元線30具有相同的結構。字元線330包含一閘極溝渠320設在基底10中、一閘極電極324設在閘極溝渠320的下部L2、一閘極介電層322設在閘極溝渠320的內側壁上並夾設在閘極電極324與基底10之間、一電荷捕捉介電層326鄰近閘極電極324。更特定言之，電荷捕捉介電層326係設在閘極溝渠320的上部U2中並可選擇性地與閘極電極324接觸，但不侷限於此。在較佳的情況下，電荷捕捉介電層326會順應地沿著閘極介電層322設在閘極電極324的頂面上或上方。
    電荷捕捉介電層26,326可為個別獨立的單一材質層或複合材質層。上述複合材質層會由多種不同的材質層構成。假如電荷捕捉介電層26或電荷捕捉介電層326是一單一材質層，該電荷捕捉介電層26或電荷捕捉介電層326可以單種電荷捕捉介電質來形成，例如二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中x、y、q及z為整數。上述的有機電荷捕捉材料可為聚α-甲基苯乙烯(Poly(α-methylstyrene))。
    假如電荷捕捉介電層26或電荷捕捉介電層326為一複合材質層，電荷捕捉介電層26或電荷捕捉介電層326可採用前述電荷捕捉介電質、加上一SiO2薄膜、一Si3N4薄膜或其他傳統介電值之組合來形成。舉例言之，電荷捕捉介電層26可能是由兩種電荷捕捉介電質構成，如TiO2、ZrO2、及一SiO2薄膜，而電荷捕捉介電層326可能僅由HfO2構成。
    閘極溝渠20的上部U1及閘極溝渠320的上部U2會分別設有一蓋層28,328。蓋層28,328可採用SiO2或Si3N4或任何前述電荷捕捉介電質之組合來製作。
    本發明能夠降低鄰近字元線36影響之半導體元件更可包含一STI結構18嵌於字元線30,330之間的基底10中。
    請參照第4圖，STI結構18包含一淺溝渠12設在基底10中，一隔離材質層16填入淺溝渠12中。該隔離材質層16可為SiO2或一電荷捕捉介電層。隔離材質層16可以是一單一材質層或是複合材質層。
    假如隔離材質層16是一單一材質層，上述電荷捕捉介電層可以一種電荷捕捉介電質來形成，如二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中x、y、q及z為整數。上述的有機電荷捕捉材料可為聚α-甲基苯乙烯(Poly(α-methylstyrene))。
    另一方面，假如隔離層16為一複合材質層，該隔離層16亦可使用至少一種電荷捕捉介電質與至少一種傳統介電質之組合來形成。上述傳統的介電值可為SiO2、Si3N4、或其他傳統介電質。
    再者，本發明能夠降低鄰近字元線36影響之半導體元件更可包含一源極/汲極摻雜區32,34分別形成在字元線30,330兩側的基底10中。
    此外，如第5圖所示，STI結構18可以一隔離閘530來取代，該隔離閘530可能是由與字元線30的相同結構建置而成。更特定言之，隔離閘530會包含一設在基底10中的閘極溝渠520、一設在閘極溝渠520的下部L3的閘極電極524、一設在閘極溝渠520內側壁上且夾置在閘極電極524與基底10之間的閘極介電層522、以及一鄰近閘極電極524的電荷捕捉介電層526。在較佳的情況下，電荷捕捉介電層526係順應地沿著閘極介電層522設在閘極電極524的頂面上或上方。
    電荷捕捉介電層526可為一單一材質層或一複合材質層。上述複合材質層係由多種不同的材質層構成。假如電荷捕捉介電層526是一單一材質層，該電荷捕捉介電層526可以單種電荷捕捉介電質來形成，如二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中x、y、q及z為整數。上述有機電荷捕捉材料可為聚α-甲基苯乙烯(Poly(α-methylstyrene))。另一方面，假如電荷捕捉介電層526為一複合材質層，該電荷捕捉介電層526將可使用至少一電荷捕捉介電質與至少一傳統的介電質之組合來形成。該傳統的介電質可為SiO2、Si3N4、或其他介電質。
    在另一實施例中，如第6圖所示，第4圖中的字元線30，330可共用一個共同源極321，且STI結構18不會設置在字元線30,330之間。
    第7圖表示出可用在本發明能夠降低鄰近字元線影響之半導體元件中數種不同的字元線變化型態，其中相同的元件符號係代表類似或相同的部位、區域或元件等。
    因為字元線30,330基本上是相同的結構，故下文中的描述將僅繪示出字元線30。視不同的產品設計而定，設在閘極溝渠上部U1中的電荷捕捉介電層可能是一單一層結構或是複數層結構。舉例言之，如第7(a)圖所示，另一電荷捕捉介電層126設在蓋層28與電荷捕捉介電層26之間。兩電荷捕捉介電層26,126可以不同材質構成，例如，電荷捕捉介電層26可以HfO2製成，而電荷捕捉介電層126可以ZrO2製成。
    根據第7(b)圖中所示的變化型態，閘極介電層22可能僅會設置在閘極溝渠20的下部L1，而第4圖所述的蓋層28能會可整個移除。換言之，結構中僅存有一個電荷捕捉介電層24設在閘極溝渠22的上部U1。
    根據第7(c)圖所示的變化型態，閘極介電層22可能僅設置在閘極溝渠20的下部L1。再者，電荷捕捉介電層26可位在閘極溝渠20上部U1的側壁及閘極電極24的頂面上。蓋層28可設置在閘極溝渠20的上部U1。蓋層28的兩側壁及底部可為電荷捕捉介電層26所圍繞。
    第8圖示意性地描繪出根據本發明一第三較佳實施例中一種能降低鄰近電晶體影響的半導體元件，其中相同的元件符號係代表類似或相同的部位、區域、或元件等。
    請同時參照第4圖與第8圖，第4圖中字元線30,330的觀念可以應用到第8圖中所示的兩相鄰平面式電晶體131,431中。如第8圖所示，能降低鄰近電晶體136影響之半導體元件可包含兩個平面式電晶體131,431。閘極結構130會包含一設在基底10上的閘極電極124、一設在閘極電極124與基底10之間的閘極介電層122。一電荷捕捉介電層設在閘極電極124的頂面上或上方。一蓋層128覆蓋在電荷捕捉介電層226上。閘極結構430會包含一設在基底10上的閘極電極424、一設置在閘極電極424與基底10之間的閘極介電層422。一電荷捕捉介電層426設置在閘極電極424的頂面上或上方。一蓋層428覆蓋在電荷捕捉介電層426上。
    電荷捕捉介電層226或電荷捕捉介電層426可為一電荷捕捉介電質的單一層結構，包含二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中x、y、q及z為整數。上述的有機電荷捕捉材料可為聚α-甲基苯乙烯(Poly(α-methylstyrene))。電荷捕捉介電層226或電荷捕捉介電層426可為一複合材質層，其包含至少一前述的電荷捕捉介電質及至少一傳統的介電值，如一SiO2膜、一Si3N4膜、或是其他介電質。
    上述蓋層128,428之材質可為SiO2或Si3N4。再者，閘極電極124,424的兩側可分別設置有一對間隙壁40,440。而平面式閘極結構130,430兩側的基底中可分別設有一源極/汲極摻雜區32,34。因此，平面式閘極結構130與源極/汲極摻雜區32會形成一平面式電晶體131，而平面式閘極結構430與源極/汲極摻雜區34會形成一平面式電晶體431。平面式電晶體131,431之間的基底10中還可以選設一STI結構18。該STI結構18已在第4圖之描述中有所說明，在此不多予贅述，詳情請參照第4圖。
    須注意儘管平面式電晶體131,431之間設有一STI結構18，平面式電晶體131,431在本實施例中仍是定義成兩相鄰之平面式電晶體。
    第9圖示意性地描繪出根據本發明一第四較佳實施例中一種能降低鄰近電晶體影響之半導體元件的變化態樣，其中相同的元件符號係代表類似或相同的部位、區域、或元件等。如第9圖所示，平面式電晶體131,431會設在基底10中，且該兩者間並未設有STI結構。
    第10圖表示出可用在本發明能降低鄰近字元線影響之半導體元件中的平面是電晶體的數種變化態樣，其中相同的元件符號係代表類似或相同的部位、區域、或元件等。因為平面式電晶體131,431基本上為相同的結構，下文說明中將僅就平面式電晶體131來描述。
    如第10(a)圖所示，電荷捕捉介電層226可設在閘極電極124頂部以外的兩側壁上。間隙壁40可覆蓋在該電荷捕捉介電層226。
    如第10(b)圖所示，第10(a)圖中的蓋層128可以電荷捕捉介電層226來取代。
    第11圖示意性地描繪出根據本發明一第五較佳實施例中一種能降低鄰近元件影響之半導體元件，其中相同的元件符號係代表類似或相同的部位、區域、或元件等。
    如第11圖所示，能降低鄰近元件236影響之半導體元件包含一設在基底10中的STI結構118。STI結構118係由一淺溝渠112、一襯裡層114、及至少一填入該淺溝渠112中的隔離層326所組成。襯裡層114係沿著淺溝渠112的內側壁與底部而設置。隔離層326可為一單一材質層或一複合材質層。上述複合材質層係由多種不同的材質層所構成。再者，假如前述的隔離層326是一單一材質層，該隔離層326可使用單種電荷捕捉介電質來形成，如二氧化鉿(HfO2)、二氧化鈦(TiO2)、二氧化鋯(ZrO2)、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz、或其組合，其中x、y、q及z為整數。上述的有機電荷捕捉材料可為聚α-甲基苯乙烯(Poly(α-methylstyrene))。
    另一方面，假如上述隔離層326為一複合材質層，該隔離層326可採用至少一電荷捕捉介電質與至少一傳統的介電質之組合來形成。該傳統的介電質可為SiO2或Si3N4。
    電荷捕捉介電層會捕捉電荷，陷在電荷捕捉介電質中的電荷可為正電荷或負電荷。根據本發明一較佳實施例，在電荷捕捉介電質中的電荷係為正電荷。當施加一電壓到閘極結構時，電荷捕捉介電層可提供電荷來形成一位在閘極結構下方的通道。故可在鄰近的字元線或鄰近的電晶體開啟時可保持原字元線或電晶體功能的穩定。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    10．．．基底
    12．．．淺溝渠
    14．．．襯裡層
    16．．．隔離(材質)層
    18．．．淺溝渠隔離(STI)結構
    20．．．閘極溝渠
    22．．．閘極介電層
    24．．．閘極電極
    26．．．電荷捕捉介電層
    28．．．蓋層
    30．．．字元線
    32/34．．．源極/汲極摻雜區
    40．．．間隙壁
    112．．．淺溝渠
    114．．．襯裡層
    118．．．淺溝渠隔離(STI)結構
    122．．．閘極介電層
    124．．．閘極電極
    128．．．蓋層
    130．．．閘極結構
    131．．．平面式電晶體
    226．．．電荷捕捉介電層
    236．．．元件
    320．．．閘極溝渠
    321．．．共同源極
    322．．．閘極介電層
    324．．．閘極電極
    326．．．電荷捕捉介電層(隔離層)
    328．．．蓋層
    330．．．字元線
    422．．．閘極介電層
    424．．．閘極電極
    426．．．電荷捕捉介電層
    428．．．蓋層
    430．．．閘極結構
    431．．．平面式電晶體
    440．．．間隙壁
    522．．．閘極介電層
    524．．．閘極電極
    526．．．電荷捕捉介電層
    528．．．蓋層
    530．．．隔離閘
    本說明書內含附圖構成了本說明書之一部分，俾使閱者能夠對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在這些圖示中：
    第1圖至第4圖示意性地描繪出根據本發明一第一較佳實施例中一種能夠減少鄰近字元線影響的半導體元件的製作方法；
    第5圖表示出本發明能夠減少鄰近字元線影響的半導體元件的一變形態樣；
    第6圖表示出本發明能夠減少鄰近字元線影響的半導體元件的另一變形態樣；
    第7圖表示出用在本發明能夠減少鄰近字元線影響的半導體元件中的字元線的數種變形態樣；
    第8圖示意性地描繪出根據本發明一第三較佳實施例中一種能夠減少鄰近電晶體影響的半導體元件的製作方法；
    第9圖示意性地描繪出根據本發明一第四較佳實施例中能夠減少鄰近電晶體影響的半導體元件的一變形態樣；
    第10圖表示出用在本發明能夠減少鄰近電晶體影響的半導體元件中的電晶體的數種變形態樣；
    第11圖示意性地描繪出根據本發明一第五較佳實施例中能夠減少鄰近電晶體影響的半導體元件的一變形態樣；
    須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同的實施例中對應或類似的特徵。
    10．．．基底
    12．．．淺溝渠
    14．．．襯裡層
    16．．．隔離(材質)層
    18．．．淺溝渠隔離(STI)結構
    20．．．閘極溝渠
    22．．．閘極介電層
    24．．．閘極電極
    26．．．電荷捕捉介電層
    28．．．蓋層
    30．．．字元線
    320．．．閘極溝渠
    321．．．共同源極
    322．．．閘極介電層
    324．．．閘極電極
    326．．．電荷捕捉介電層(隔離層)
    328．．．蓋層
    330．．．字元線
    权利要求:
    Claims (24)
    [1] 一種能降低鄰近字元線影響之半導體元件，包含有：一基底；一第一字元線，設於該基底中，以及一源極/汲極摻雜區，設於該第一字元線兩側之該基底中，其中該第一字元線包含有：一第一閘極溝渠，設於該基底中；一第一閘極電極，設於該第一閘極溝渠內；一第一閘極介電層，設於該第一閘極電極與該基底之間；以及至少一第一電荷捕捉層，靠近該第一閘極電極。
    [2] 如申請專利範圍第1項所述之一種能降低鄰近字元線影響之半導體元件，其中該第一電荷捕捉層包含有HfO2、TiO2、ZrO2、鍺奈米晶層(germanium nanocrystal layer)、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz，其中x、y、q及z為整數。
    [3] 如申請專利範圍第1項所述之一種能降低鄰近字元線影響之半導體元件，其中第一電荷捕捉層直接接觸該第一閘極電極。
    [4] 如申請專利範圍第1項所述之一種能降低鄰近字元線影響之半導體元件，其中該第一字元線包含有一埋入結構。
    [5] 如申請專利範圍第4項所述之一種能降低鄰近字元線影響之半導體元件，其中該第一閘極電極設於該第一閘極溝渠的一下部，而該第一電荷捕捉層位於該第一閘極溝渠的一上部。
    [6] 如申請專利範圍第5項所述之一種能降低鄰近字元線影響之半導體元件，其中另包含有一上蓋層，位於該第一閘極溝渠的該上部，其中該上蓋層直接接觸該第一電荷捕捉層。
    [7] 如申請專利範圍第6項所述之一種能降低鄰近字元線影響之半導體元件，其中該上蓋層包含有Si3N4或SiO2。
    [8] 如申請專利範圍第1項所述之一種能降低鄰近字元線影響之半導體元件，其中另包含有一淺溝絕緣結構，位於該基底中，且該淺溝絕緣結構靠近該第一字元線。
    [9] 如申請專利範圍第8項所述之一種能降低鄰近字元線影響之半導體元件，其中該淺溝絕緣結構包含有一絕緣溝渠，位於該基底中，一第二電荷捕捉層填入該絕緣溝渠，其中該第二電荷捕捉層包含有HfO2、TiO2、ZrO2、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz，其中x、y、q及z為整數。
    [10] 如申請專利範圍第1項所述之一種能降低鄰近字元線影響之半導體元件，其中另包含有：一第二字元線，設於該基底中，並靠近該第一字元線，其中該第二字元線包含有：一第二閘極溝渠，位於該基底中；一第二閘極電極，設於該第二閘極溝渠中；一第二閘極介電層，設於該第二閘極電極與該基底之間；以及至少一第三電荷捕捉層，靠近該第二閘極電極。
    [11] 如申請專利範圍第10項所述之一種能降低鄰近字元線影響之半導體元件，其中該第三電荷捕捉層包含有HfO2、TiO2、ZrO2、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz，其中X、y、q及z為整數。
    [12] 如申請專利範圍第10項所述之一種能降低鄰近字元線影響之半導體元件，其中於該第一字元線與該第二字元線之間的該基底中，設有一共同源極摻雜區。
    [13] 如申請專利範圍第1項所述之一種能降低鄰近字元線影響之半導體元件，其中另包含有：一絕緣閘極，設於該基底中，並且靠近該第一字元線，其中該絕緣閘極包含有：一第三閘極溝渠，位於該基底中；一第三閘極電極，設於該第三閘極溝渠中；一第三閘極介電層，位於該第三閘極電極與該基底之間；以及至少一第四電荷捕捉層，靠近該第三閘極電極，其中該第四電荷捕捉層包含有HfO2、TiO2、ZrO2、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz，其中x、y、q及z為整數。
    [14] 一種能降低鄰近電晶體影響之半導體元件，包含有：一基底；一第一電晶體，設於該基底上，其中該第一電晶體包含有：一第一閘極電極，位於該基地上；一第一閘極介電層，位於該第一閘極電極與該基底之間；以及至少一第一電荷捕捉層，靠近該第一閘極電極。
    [15] 如申請專利範圍第14項所述之一種能降低鄰近電晶體影響之半導體元件，其中該第一電荷捕捉層包含有HfO2、TiO2、ZrO2、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz，其中x、y、q及z為整數。
    [16] 如申請專利範圍第14項所述之一種能降低鄰近電晶體影響之半導體元件，其中第一電晶體係為一平面式電晶體。
    [17] 如申請專利範圍第14項所述之一種能降低鄰近電晶體影響之半導體元件，其中該第一電荷捕捉層係設於該第一閘極電極之一上表面。
    [18] 如申請專利範圍第14項所述之一種能降低鄰近電晶體影響之半導體元件，其中另包含有一上蓋層，位於該第一電荷捕捉層上，其中該上蓋層直接接觸該第一電荷捕捉層。
    [19] 如申請專利範圍第14項所述之一種能降低鄰近電晶體影響之半導體元件，其中該第一電荷捕捉層係位於該第一閘極電極之一側壁。
    [20] 如申請專利範圍第14項所述之一種能降低鄰近電晶體影響之半導體元件，其中另包含有一淺溝絕緣結構，位於該基底中，其中該淺溝絕緣結構靠近該第一電晶體。
    [21] 如申請專利範圍第20項所述之一種能降低鄰近電晶體影響之半導體元件，其中該該淺溝絕緣結構包含有一絕緣溝渠，位於該基底中，一第二電荷捕捉層填入該絕緣溝渠，其中該第二電荷捕捉層包含有HfO2、TiO2、ZrO2、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz，其中x、y、q及z為整數。
    [22] 如申請專利範圍第14項所述之一種能降低鄰近電晶體影響之半導體元件，其中另包含有一汲極/源極摻雜區，設於該第一電晶體兩側之該基底中。
    [23] 如申請專利範圍第14項所述之一種能降低鄰近電晶體影響之半導體元件，其中另包含有：一第二電晶體，位於該基底中，其中該第二電晶體包含有：一第二閘極電極，位於該基底上；一第二閘極介電層，位於該第二閘極電極與該基底之間；以及至少一第三電荷捕捉層，靠近該第二閘極電極。
    [24] 如申請專利範圍第23項所述之一種能降低鄰近電晶體影響之半導體元件，其中該第三電荷捕捉層包含有HfO2、TiO2、ZrO2、鍺奈米晶層、有機電荷捕捉材料、HfSiOxNy或MoSiOqNz，其中x、y、q及z為整數。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR102008738B1|2019-08-08|반도체 장치 및 그 제조 방법
    US8034701B2|2011-10-11|Methods of forming recessed gate electrodes having covered layer interfaces
    US9054209B2|2015-06-09|Compact charge trap multi-time programmable memory
    TW201234535A|2012-08-16|Semiconductor memory device
    TWI462275B|2014-11-21|記憶體結構
    JP2005268808A|2005-09-29|メモリ素子およびその製造方法
    US20130256772A1|2013-10-03|Multiple-Time Programming Memory Cells and Methods for Forming the Same
    CN103928402A|2014-07-16|共用栅极的半导体结构及对应的形成方法
    JP2011014753A|2011-01-20|半導体装置
    TWI471982B|2015-02-01|能降低鄰近字元線或鄰近電晶體影響之半導體元件及其製作方法
    US10818800B2|2020-10-27|Semiconductor structure and method for preparing the same
    KR20120003422A|2012-01-10|트랜지스터의 매몰 게이트 전극 및 그 형성방법
    CN102104027B|2013-04-10|一种在单块芯片上集成高性能器件与低功耗器件的制造方法
    US9147835B2|2015-09-29|Tunnel transistor structure integrated with a resistance random access memory | and a manufacturing method thereof
    CN104124210B|2016-12-28|半导体结构的形成方法
    CN103839810A|2014-06-04|鳍式场效应晶体管芯片及其制造方法
    TW202030868A|2020-08-16|記憶體結構及其製造方法
    US20140264568A1|2014-09-18|Semiconductor device and methods of manufacturing the same
    CN108281423B|2020-11-10|制作半导体元件的方法
    US10707225B2|2020-07-07|Semiconductor memory device and fabrication method thereof
    KR102129914B1|2020-07-03|신형 비휘발성 기억장치와 그 제조방법
    US11171157B1|2021-11-09|Method for forming a MFMIS memory device
    US20220059549A1|2022-02-24|Method for forming a mfmis memory device
    US20130193511A1|2013-08-01|Vertical transistor structure
    KR20200008728A|2020-01-29|저전압 구동 스위칭소자 및 이의 제조 방법
    同族专利:
    公开号 | 公开日
    US9214571B2|2015-12-15|
    CN103165609A|2013-06-19|
    US9024377B2|2015-05-05|
    US20150179822A1|2015-06-25|
    TWI471982B|2015-02-01|
    US20130153982A1|2013-06-20|
    CN103165609B|2016-01-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6794279B1|2000-05-23|2004-09-21|Advanced Micro Devices, Inc.|Passivating inorganic bottom anti-reflective coating using rapid thermal anneal with oxidizing gas|
    JP2002184873A|2000-10-03|2002-06-28|Sony Corp|不揮発性半導体記憶装置及びその製造方法|
    JP2004342767A|2003-05-14|2004-12-02|Sharp Corp|半導体記憶装置及び半導体装置、並びに携帯電子機器|
    DE10324550B4|2003-05-30|2006-10-19|Infineon Technologies Ag|Herstellungsverfahren für eine NROM-Halbleiterspeichervorrichtung|
    DE102004006505B4|2004-02-10|2006-01-26|Infineon Technologies Ag|Charge-Trapping-Speicherzelle und Herstellungsverfahren|
    US7838920B2|2006-12-04|2010-11-23|Micron Technology, Inc.|Trench memory structures and operation|
    CN101308876B|2007-05-14|2014-08-06|旺宏电子股份有限公司|存储器结构及其操作方法|
    KR20090052682A|2007-11-21|2009-05-26|삼성전자주식회사|비휘발성 메모리 소자 및 이를 포함하는 카드 및 시스템|
    JP2009224425A|2008-03-14|2009-10-01|Renesas Technology Corp|不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置|
    US20100020599A1|2008-07-23|2010-01-28|Promos Technologies Inc.|Multi-level flash memory|KR101919040B1|2012-08-13|2018-11-15|삼성전자주식회사|반도체 기억 소자|
    TWI737883B|2018-01-09|2021-09-01|力智電子股份有限公司|溝槽金氧半導體元件|
    US10833087B2|2018-08-21|2020-11-10|Micron Technology, Inc.|Semiconductor devices including transistors comprising a charge trapping material, and related systems and methods|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/325,063|US9024377B2|2011-12-14|2011-12-14|Semiconductor device capable of reducing influences of adjacent word lines or adjacent transistors and fabricating method thereof|
    [返回顶部]